景碩科技獲授權 μPILR 技術

景碩科技獲得Tessera的μPILR™互連平台的授權，將製造與銷售採用μPILR技術的基板方案。該平台能有效縮小半導體封裝尺寸，同時提升效能與可靠度。

μPILR互連平台
μPILR互連平台是半導體封裝是半導體晶片與其運作系統間的實體與電子介面，運用現有的組裝製程與基礎架構，使新一代的電子元件能迅速整合。進而改善並簡化半導體封裝、基板、PCB，以及其他電子元件間的互連。該項創新技術藉由採用低高型(Low Profile)的pin狀接點，取代半導體封裝上的焊錫球等傳統互連技術，以縮小邏輯與記憶體、快閃記憶體及DRAM堆疊的整體尺寸。μPILR技術能將接點的直徑和高度縮小50%以上，以提升電氣與導熱效能，進而在接點間提供高密度繞線，以在相同的封裝尺寸內加入更多功能。

μPILR技術的應用
μPILR技術可支援的半導體元件，從低I/O數的小型晶粒，到高I/O數的大型晶粒，元件可封裝成單晶片、多晶片、層疊封裝(Package-on-Package)及其他組態，特定的元件應用則包括快閃、DRAM、SRAM、應用處理器、基頻處理器，以及其他邏輯元件。
該平台亦能輕易克服在封裝層級整合邏輯與記憶體元件所衍生的挑戰，在堆疊前對每個封裝進行測試與預燒的能力，可達到近100%的堆疊良率。μPILR的pin腳間的高度共面性，能將層疊封裝(PoP)組態中常見的複雜彎翹問題減至最少。